الکتروبو | علم به زبان ساده

آموزش علوم به زبان ساده

۵ مطلب در فروردين ۱۳۹۶ ثبت شده است

نمونه برنامه های FPGA با زبان Verilog

به نام خدا!

سلام دوستان عزیز

اگه مطلب وبلاگم رو دنبال کرده باشن میدونید یه پست در همین موضوع قبلا برای زبان برنامه نویسی VHDL نوشته بودم! (البته الان دارم ادامه اش میدم) الان تصمیم گرفتم برای زبان وریلوگ رو هم قرار بدم! اگه بتونیم با هر دو زبان برنامه نویسی خیلی خوب میشه! بنابراین منم تصمیم گرفتم برنامه ها رو به هر دو زبان قرار بدم! (البته نه همه برنامه ها رو اون آسون هاشو اگه قرار باشه یه مدار سخت رو تصویف کنیم باید ببینیم برای هر کدوم قسمت کدوم بهتره و با کدوم میشه راحت تر کار کرد)

۱ نظر موافقین ۰ مخالفین ۰
علی فلاح

برنامه جمع کننده چهار بیتی با وریلوگ

به نام خدا!

سلام خدمت شما دوستان و هموطنان عزیزم!

یه خورده که با وریلوگ کار کردم ازش خوشم اومد! چون به زبان C نزدیک تره و کار کردن باهاش راحت تره! خوب اگه ما بتونیم هر دو زبان VHDL و Vrilog رو یاد بگیریم که عیبی نداره اتفاقا قدرت برنامه نویسی مون خیلی بالاتر میره! ممکنه توصیف یه چیزی با زبان وریلوگ خیلی ساده تر از توصیف با VHDL باشه و شاید هم در جای دیگه ای بلعکس.

۲ نظر موافقین ۰ مخالفین ۰
علی فلاح

نحوه استفاده هم زمان از دو زبان VHDL و Verilog در یک پروژه

به نام خدا!

سلام عرض میکنم خدمت شما دوستان عزیز و هموطنان گرامی!

شاید شما هم بخواید توی یه پروژه از قابلیت های دو زبان قدرتمند  VHDL و Verilog بهره ببرید! روش کارش رو امروز ما میگیم! (البته هیچ کار خاصی نداره)!

۰ نظر موافقین ۰ مخالفین ۰
علی فلاح

ارور های زمان سنتز برنامه VHDL در ISE

به نام خدا!

سلام خدمت شما دوستان عزیز!

خوب قرار شده ارور ها و نحوه حل مشکلشون رو اینجا بزارم!

پس با ما باشید....!

۰ نظر موافقین ۰ مخالفین ۰
علی فلاح

.

۱ نظر موافقین ۰ مخالفین ۰
علی فلاح