الکتروبو | علم به زبان ساده

آموزش علوم به زبان ساده

۲ مطلب با کلمه‌ی کلیدی «آموزش زبان VHDL» ثبت شده است

نحوه استفاده هم زمان از دو زبان VHDL و Verilog در یک پروژه

به نام خدا!

سلام عرض میکنم خدمت شما دوستان عزیز و هموطنان گرامی!

شاید شما هم بخواید توی یه پروژه از قابلیت های دو زبان قدرتمند  VHDL و Verilog بهره ببرید! روش کارش رو امروز ما میگیم! (البته هیچ کار خاصی نداره)!

۰ نظر موافقین ۰ مخالفین ۰
علی فلاح

پروژه های FPGA با زبان VHDL

به نام خدا!

سلام عرض میکنم خدمت شما...

توی این بحث هم یه شبیه سازی انجام دادم و دیگه هیچی پس دانلودش نکنید

۰ نظر موافقین ۰ مخالفین ۰
علی فلاح